DIALOG(R) File 352: Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

004393088

WPI Acc No: 1985-219966/198536

XRPX Acc No: N87-010921

Dynamic field effect transistor bootstrap output circuit - has delay generating output from node which is used for controlling charge operation of bootstrap capacitor

Patent Assignee: NEC CORP (NIDE)

Number of Countries: 002 Number of Patents: 002

Patent Family:

Kind Patent No Date Applicat No Kind Date Week JP 60140924 A 19850725 JP 83250110 A 19831227 198536 B US 4633105 A 19861230 US 84686863 19841227 198703 A

Priority Applications (No Type Date): JP 83250110 A 19831227

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 60140924 A 9

Abstract (Basic): JP 60140924 A

A delay circuit includes a MIS transistor having a gate receiving one input signal, a drain connected to a power supply and a source connected to a node. A second MIS transistor has a gate receiving a second input signal, a drain connected to the node and a source connected to the ground potential. A third MIS transistor has a gate receiving the second input signal, a drain connected to the power supply and a source connected to a second node. A fourth MIS transistor has a gate connected to the first node, a drain connected to the second node and a source held at the ground potential.

A fifth MIS transistor has a gate connected to the second node, a drain connected to the first node and a source connected to the first input signal. The delay circuit generates an output signal from the second node the level of which falls with a predetermined delay after the rise of the first input signal. A driver circuit including a bootstrap circuit makes use of the output at the second node for controlling the charge operation of the bootstrap capacitor.

USE/ADVANTAGE - Dram dynamic precharge control. Operates stabl when influenced by noise and voltage fluctuations of substrate. (First major country equivalent to J60140924)

5/9

Title Terms: DYNAMIC; FIELD; EFFECT; TRANSISTOR; BOOTSTRAP; OUTPUT; CIRCUIT; DELAY; GENERATE; OUTPUT; NODE; CONTROL; CHARGE; OPERATE; BOOTSTRAP; CAPACITOR

Derwent Class: U12: U14: U21

International Patent Class (Additional): HO3K-004/58; HO3K-005/13;

H03K-019/00 File Segment: EPI DIALOG(R) File 347: JAPIO
(c) 2004 JPO & JAPIO. All rts. reserv.

01662424 **Image available**
SEMICONDUCTOR CIRCUIT

PUB. NO.: 60-140924 [JP 60140924 A] PUBLISHED: July 25, 1985 (19850725)

INVENTOR(s): TSUJIMOTO AKIRA

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 58-250110 [JP 83250110] FILED: December 27, 1983 (19831227)

INTL CLASS: [4] HO3K-019/00; HO3K-019/094

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 362, Vol. 09, No. 302, Pg. 126,

November 29, 1985 (19851129)

ABSTRACT

PURPOSE: To prevent floating of a low potential of a node at a high impedance state by providing a delay circuit giving an output to the 2nd node falling down with a delay from the leading of the 1st input signal and a driver circuit including a bootstrap circuit driven by the 1st input signal and using an output of the 2nd node as a common control signal.

CONSTITUTION: The titled circuit consists of the delay circuit 11 taking the node N12 risen with a delay than the leading of an input signal .phi. and the driver circuit 12 comprising MOST (N-channel MOS transistors) Q15-Q19 and a capacitor C11 including the bootstrap circuit driven by the input signal .phi.1 and using the output of the node N12 as the common control signal. When the input signal .phi.1 is at a low level, since the MOSTQ20 is turned on with a high level of the node N12 and connected to the input signal .phi.1 at the low level, a node N11 is suppressed to a ground potential level thereby preventing the high impedance state. When the input signal .phi.1 goes to a high level, since the node N11 is charged quickly via the MOSTQ11, Q20, it is not required to consider the ratio of the capability of the MOSTQ11 and Q20 at all.

⑩日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭60 - 140924

@Int_Cl_4

識別記号

广内整理番号

@公開 昭和60年(1985)7月25日

H 03 K 19/00 19/094

101

8326-5 J 8326-5 J

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称 半導体回路

②特 願 昭58-250110

经出 願 昭58(1983)12月27日

砂発 明 者 辻 本

明 東京都港区芝5丁目33番1号 日本電気株式会社内

卯出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

四代 理 人 弁理士 内 原 晋

明 紐 客

1. 発明の名称 単導体函路

2. 停許請求の範囲

第1のMISトランジスタのゲートは第1の入力信号にドレインは電源にソースは第1の節点に、第2のMISトランジスタのゲートは第2の入力信号にドレインは関節点にソースは関地電位に、第3のMISトランジスタのゲートは関配第2の入力信号にドレインは電源にソースは第2の節点にドレインは電影にフースは第2の節点にドレインは関配第2の節点にドレインは関配第2の節点にソースは関配第2の節点にドレインは関配第2の節点にアウィンは関配第1の入力信号の立上りよりより選れてなり、関配第1の入力信号の立上りよりより選れてなり、関配第1の入力信号の立上りよりより必要により認知に対している関配第2の節点を出り取ります。

取記席2の節点出力を要地側制御信号とするブートストラップ自路を含むドライパ回路より帯配されることを停散とする半導体回路。

3. 発明の詳細な説明

(技術分野)

本発射は、半導体兼子によって構成され、毎に 絶録ゲート型電界効果トランジスタ(M18トラ ンジスタ)からなる半導体函路に関する。

(佐米技術)

第1 図は従来の半導体回路の一角の回路的で、MISトランジスタとして、ロチャネル型MUSトランジスタ(以下、MUSTという。)を用いて構成されるダイナミック回路において代表的なパッファ四路を示す。この回路はMUSTQ1,Q2Q3,Q4 より構成される遅延回路1とMUSTQ5,Q6,Q7,Q8,Q9より構成されるドライバ回路2より構成されている。基本的な動作を以下に散射する。第4 図に各入力信号の1, の2、出力信号の3 のタイムチャートを示す。まず入力信号の2 が高レ

ペルになり、MUST Q3 がオンし、節点N2 が電 ・糠VDDの一段幣ちレペル(以下、VDD−Vgレペル という。)まで充電される。それによりMUST Q7, Q9 がオンレ、節点N4, 出力信号Ø3を低 レベルにおさえる。次に入力信号ダ1が高レベル になり、節点N3がMUSTQ5を介してVDD-VTレ ペルまで充電される。それによってMOSTQ6,Q8 がオンし、MUSTQ6, Q7 およびQ8, Q9 を迫し、 電流が電額VDDより優地電位GNDに流れる。 節点N2な、MUSTQ1がオンし、節点N1の電位 が MUSTQ4 のしきい値 電圧 Vr を越えるまで、 VDD -Vrレペルが保たれるので、節点N4のレベルは、 MOST Q6, Q7のオン独抗の比(通常はL:3 ~1:6)できまる低レペルに保たれる。容量じ Lの静電容量をCot (P)。 節点N3とN4の電位差 をAV(V)とすると、容量じIKII、Q(o)= Co1 X △V の電荷が充電される。

節点N1のレベルが上がり、MUST Q4がオン すると、節点N2口袋地電位GNDとなり、MUST Q7、Q9ロオフする。これにより節点N4ロ

- 3 -

インピーダンス状態をMOST Q10 により 嵌地電位 GN D にかさえる方法をとっている。しかし、入力信号 Ø 1 が高レベルになったとき、 MOST Q1 と Q10 の能力比がとれていないと、節点 N 1 の電位が MOST Q4 のしきい値電圧を越えることが出来ないか、あるいは時間的に遅れてしまう。このため、 MOST Q10 の能力は MOST Q1 の能力の省~ 1/10 程度にまでかさえる必要がある。このような MOSTをマスク上で実現するには、 MOST の多 設 直列 要銃、 あるいはチャネルを長くずるなど、いずれにせよチップ 面積が大きくなる欠点がある。 (発明の目的)

本発明の目的は、上記の欠点を除去することにより、特別に構成MISトランジスタの能力比を 考慮する必要なしに、節点の高インピーダンス状 態の低電位の得き上りを防止できるところの半導 体価路を提供することにある。

(発明の構成)

本発明の半導体回路は、第1のM18トラング スタのゲートは第1の入力信号にドレインは電源 VDD-V_T レベルになり、節点N 3 II Q/(節点N3 の容量+C₀₁) だけ電位が上昇し、MUST Q6, Q8のゲートレベルが電源VDDレベル以上にもち上げられ、入力信号の1 I g △ T 遅れて節点N4 からび出力信号の3 が電源VDDレベルまで上昇する。

第4図のように、入力信号の1と92が共に低レベルにある時刻で2からで3の期間では、節点N1は高インピーダンス状態で低レベルとなる。この状態のとき基板電位のゆれなどにより節点N1のレベルが浮き上がり、MUSTQ4のしきい値電圧を超えてしまうと、入力信号の2により発電された節点N2のレベルが姿地電位GNDまで低下して、ドライバ回路2のブートストラップを使った正常動作が不可能になる。

第2回にこれを訪ぐために考えられた花来の半 導体回路を示す回路回である。回に示すように、 節点N1をドレインに、節点N2をゲートに、優 地電位UNDをソースに接続したMUSTQ10を付 加し、節点N2の高レベルにより、節点N1の高

- 4 -

にソースは第1の節点に、第2のMISトランジスタのゲートは第2の入力信号にドレインは訂記 第1の節点にソースは使地電位に、第3のMISトランジスタのゲートは前配第2の入力信号にドレインは電源にソースは第2の節点に、第4のMISトランジスタのゲートは開記第1の節点にドレインは前配第2の節点にソースは受地電位に、第5のMISトランジスタのゲートは開配第2の節点にソースは受助配第2の節点にアンフスタのゲートは開発を表現した。前点にドレインは前配第1の介点にソースは耐配第1の入力信号の立上りよりより起れてなり、前配 配第1の入力信号の立上りよりより起これで、前配 記録 2の節点を出力とする選延回路と、前配知力を設地側制御信号とするプートストラップ 回路を含むドライバ回路より標底される。

(笑施例)

以下、本発明の実施例について図面を参照して 観明する。

那3 図は本発明の一実施例の画路図、第4 図は その動作を示すタイムチャートで従来例のものと 同じである。

本実施例は、MUSTQ11のゲートは入力信号が1 にドレインは電源VDDにソースは節点N11に、 MUSTQ12のゲートは入力信号が2にドレインは 節点N11にソースは安地電位GNDに、MUST Q13のゲートは入力信号が2にドレインは電源 VDDにソースは節点N12に、MUSTQ14のゲートは節点N11にドレインは節点N12に、MUSTQ14のゲートは節点N12にソースは要地電位GNDに、MUSTQ20のゲートは節点N12にドレインは節点N11にソースは入力信号が1に それぞれ安観されてなり、入力信号が1の立上り よりより遅れて立下る節点N12を出力とする遅延 回路11と、入力信号が1により駆動され節点 N12出力を要地倒割御信号とするブートストラップ回路を含むMUSTQ15~Q19及び容量C11より なるドライパ回路12より標成される。

丁をわち、本実施例の回路は第1回の従来例の回路に、第点 Nil をドレインに第点 Ni2 をゲートに入力信号 Ø 1 をソースに 受税した MUST Q20 を付加したものである。 入力信号 Ø 1

- 7 -

はその動作を示すダイムチャートである。本実施例は、第3回の実施例の回路とは異なるドライバ回路 12' を有するパッファ回路に本発明を適用したもので、ドライバ回路 12' にはMUST Q21 が付加されている。この種類のパッファでは、入力信号が1'が高レベルになり、MUST Q14 がオンし、節点 N12 の電位が要地電位レベルになることにより、MUST Q17 がオフし、節点 N13 は入力信号の1'の電位に依存することなく電視 V D D 以上のが1'の電位に依存することなるので、第6回に示すような入力信号の1', ダ2 より出力信号が3を得ることができる。なか、この場合においても時期で2~下3間での節点 N11 の高インピーメス 状態の低レベルは存在し、本発明の効果はこの場合においてもまったくそこなわれることはない。

なお、以上の説明はトランジスタとしてNチャネル型MU8トランジスタを用い、高レベルが論理。0°レベルであり、低レベルが論理。0°レベルとしたが、本発明はこれに限定されることなく、一般に絶縁ゲート型電界効果トランジスタ(

かくすることにより、入力信号ダ1が低レベル のとき(第4図、時刻T2~T3区間)節点Nii は、節点NI2の高レベルによりMUST Q20 がオン し、低レペルにある入力信号のした設健されると とにより姿地軍位レベルにかさえることにより高 インピーダンス状態を防ぐことができる。入力信 竹ダ1が高レベルになるとMUSTQ11。 Q20を介 して節点 Nii がすみやかん充電されるのでMUST Q11 と Q20 との能力のレシオ比は全く考慮する必 畏がないo 又、入力信号ダミが高レベルモなると き、MUST Q20 のゲートレベルは、ゲートードレ インおよびゲートーソース間の容量のセルフプー ト効果により上昇するため、節点 N12 のレペルロ 上昇しMUSTQ17, Q19 のオン抵抗を低減し、節 点 N13 のためこみレペルの改磐および出力信号の 3のレジオの改善等による放形整形効果も得られ る。更に、この効果を利用して、MUSTQ14,Q20

第5図は本発明の他の実施例の自路図、第6図

の能力を変えることにより、出力値号の3の入力

信号ダーからの選延時間の調節も可能である。

- 8 -

MI 8トランジスタ)を用いた論理用半導体回路 に適用される。

(発明の効果)

以上、評細に説明したとかり、本発明の半導体 回路は、上記の構成を有しているので、特別に構 収絶線ゲート型電界効果トランジスタの能力比を 考慮する必要なしに、節点の高インピーダンス状 酸の低電位の浮き上りを防止できるという効果を 有している。

4. 図面の簡単な説明

第1四、第2回は佐来の半導体回路の一例からび他の例の回路四、第3回は本発明の一実施例の 回路四、第4回は第1回。第2回。第3回の動作 を示すダイムチャート、第5回は本発明の他の実 施例の回路回、第6回はその動作を示すダイムチャートである。


1,1'…選延回路、2…ドライバ回路、11… 遅延回路、12,12'…ドライバ回路、C1,C11 …容量、GND…最地電位、T1~T4…時期、


特蘭昭60-140924(4)

V D D …電標、 Q 1 ~ Q10 , Q11 ~ Q21 …… n ナ ャネル型M U 8 トランジスタ、 Ø 1 。 Ø 2 …入力 信号、 Ø 3 …出力信号。

代理人 弁理士 内 原







-11-

